芯片开发企业的成本核算流程(芯片研发企业成本账务处理)

写在前面

这张图中的9个柱状图，都是RE Cost（recurring engineering cost，可以理解成不考虑一次性投入，生产一片芯片的钱），横向是14nm，7nm，5nm，纵向是几个chiplets封装到一起。

我们再看一个详细的图，是上图中7nm，5个chiplets拼一起放大版。图的横轴是面积，纵轴是单位面积成本。四种封装方式为：SoC，MCM封装，InFO，2.5D封装。

3.虽然制造成本是需要考虑的主要成本，但一次性投入的成本往往是决定性的，特别是对于没有巨大产量保障的产品。对于单个系统，我们发现，单独做每个小芯片，都存在很高的一次性投入成本，如流片时掩膜板的成本，因此多芯片架构导致总的一次性投入成本非常高(50万产量时占到总成本的36%)。对于5nm系统，当产量达到2千万时，多芯片架构开始带来回报。

1.对于SCMS架构，由于芯片复用，与单芯片系统相比，芯片大量节省了一次性投入成本。该复用方案的最大优点是只需要一个芯片，因此无需制造多个芯片即可立即生效，这种架构适用于同一产品线不同等级的产品。

2.OCME架构相比SCMC，使得异构工艺成为可能，如果把多个系统共用的对先进工艺不敏感的模块坐在落后工艺的中心硅片上，可以带来巨大的收益，许多包含了DDR、PCIe等模块的系统都可以采用此架构。数据中的Pkg-reused的概念是封装复用，比如一个基板上可以放4个，实际上只放了2个die，另外两个die用dummy die填充以解决散热和应力问题。那这样封装看起来并不是最大化利用的，但是总体来看，反而更加划算了。

3.对于FSMC架构，则是把复用可能性最大化了，复用的芯片越多，一次性投入成本摊销的收益就越大。当可复用性得到充分利用时，均摊后的先期投入就会小到可以忽略。在这一点上，多芯片架构的巨大成本节约潜力便显现出来。成本优势不仅体现在制造成本的节约上，也体现在一次性投入成本的节约上。看得出来，到了最后，谁的手里有更多的die，或者说谁的方案能兼容更多的die，谁就能更多节省成本。

（图中k是package上面有多少个slot，n是手里有多少种不同的die）

Chiplet精算师引入了模块、芯片和封装三个概念，任何一个系统都可以由这三个层次构成。其中，每个Chiplet对应一个模块，D2D接口作为一个特殊的模块在多个Chiplet间复用，可以用数学语言表达为：

芯片的制造成本可以大致分为：（1）硅片成本，（2）硅片缺陷导致的损失，（3）封装成本，（4）封装缺陷导致的损失，以及（5）封装缺陷所导致好硅片的浪费。（1）（2）两项在前人的工作中已经被充分讨论，与多芯片集成和先进封装相关的（3）（4）（5）成本可以表达为：

其中，y1是中间插入层制造的良率，y2是芯片与插入层键合的良率，y3是中间插入层与基板键合和良率。与此同时，chip-first与chip-last两种不同的封装工艺流程也被考虑在内：

一次性投入成本（NRE，包括软件与IP授权、系统设计验证以及流片费用等）占据了总成本的一大部分。我们从面积入手，在成本模型中引入了一次性投入成本。对于任何一个芯片，其一次性投入成本可以估计为：

其中S_c是芯片的面积，S_m是模块的面积，C是与面积无关的固定投入。由此可以得到如果要设计若干套系统，如果均采用单芯片架构，总的一次性投入成本可以估计为：

而如果采用多芯片架构，总的一次性投入成本可以估计为：

其中，S_p是封装面积，C_p是封装的固定投入，C_D2D是开发D2D接口的投入。